金鼎工业资源网
您现在的位置:金鼎工业资源网>> 数据中心 H类电学电器>>正文内容

CN202010434849.5 一种阵列基板及其制造方法

技术领域


本发明属于面板显示的技术领域,尤其涉及一种阵列基板及其制造方法。


背景技术


近年来,显示器件不断在向着大尺寸、窄边框、低功耗、高分辨率、高刷新率、柔性化方向等发展,金属氧化物半导体层与采用铜形成栅极线和数据线的技术显示面板行业具有天然的优势。同时,随着TFT-LCD显示技术不断发展,降低显示面板生产成本逐渐成为每个企业生产的首选课题,液晶显示面板由阵列基板和彩膜基板通过成盒工艺组立而成,其中的阵列基板是采用多道光罩在不同层别上进行定义图形,每一层图形制备工艺都包括清洗、成膜、光阻涂覆、掩膜曝光、显影、刻蚀和剥离这些工序,通过多次循环这些工序,最终完成阵列基板的制备。为了降低面板生产成本和提升产品良品率,工程技术人员专注于减少使用光罩次数。


传统非晶硅的阵列基板采用FFS显示技术,其量产制造工艺使用5道光罩或者6道光罩技术,对于金属氧化物而言,由于其工艺稳定性较非晶硅复杂,现有主要量产工艺技术为9道光罩(沟道蚀刻阻挡型),也有部分采用8道光罩工艺(背沟道蚀刻型),也有工程技术在进行7道光罩工艺(背沟道蚀刻型),但这些减光罩技术在金属氧化物TFT器件工艺的制备过程中依然相对繁杂。


以7道光罩作为例子,如图1和图2所示,制造步骤为:第一步:采用第1道光罩在基板10上形成栅极20;第二步:形成覆盖栅极20的栅极绝缘层30;第三步:采用第2道光罩形成位于栅极20上方的半导体有源层40;第四步:采用第3道光罩在外围区域形成与栅极10接触的第一接触孔;第五步:采用第4道光罩在像素区域形成分别与半导体有源层40接触的源极51和漏极52,在外围区域形成位于第一接触孔内且与栅极10接触的源漏连接电极53;第六步:整面铺设第一绝缘层60;第七步:采用第5道光罩形成公共电极70;第七步:整面铺设第二绝缘层80;第八步,采用第6道光罩形成位于漏极52上的第二接触孔;第九步:采用第7道光罩形成像素电极90且像素电极90通过第二接触孔与漏极52接触。




发明内容


本发明的目的在于提供一种高迁移了金属氧化物半导体TFT器件且解决源漏极氧化问题的阵列基板及其制造方法。


本发明提供一种阵列基板的制造方法,包括如下步骤:


S1:首先在玻璃基板上沉积第一金属层;其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于外围区域的第一金属端子;最后在栅极和第一金属端子上沉积栅极绝缘层;


S2:在栅极绝缘层上沉积金属氧化物材料层,对金属氧化物材料层曝光和蚀刻工艺保留位于像素区域的金属氧化物材料层和去除位于周边区域的金属氧化物材料层;


S3:在步骤S2的基础上沉积第一保护层,然后采用干刻在半导体沟道区域上形成沟道保护层,同时在第一金属端子上形成第二端子接触孔;


S4:在步骤S3的基础上沉积第二金属层,对第二金属层进行刻蚀形成分别位于沟道保护层两侧的源极和漏极,然后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极,金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层;


S5:在步骤S4的基础上沉积第二保护层,对第二保护层进行一次干刻在第二金属端子上第三端子接触孔,第三端子接触孔位于第一金属端子的上方;


S6:在步骤S5的基础上沉积透明电极层,对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在外围区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。


本发明由提供一种阵列基板的制造方法,包括如下步骤:


S1:首先在玻璃基板上沉积第一金属层;其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于外围区域的第一金属端子;最后在栅极和第一金属端子上沉积栅极绝缘层;


S2:在栅极绝缘层上依次沉积金属氧化物材料层和第二保护层,经过涂第一光阻和采用半透半反技术,在像素区域内刻蚀掉除了位于沟道半导体层所在区域上的第二保护层上的部分第一光阻,在外围区域的栅极绝缘层上形成第一端子接触孔;


S3:首先进行一次干刻,灰化第一光阻并形成位于沟道半导体层所在区域上的沟道保护层;然后对裸露的沟道保护层进行刻蚀,同时在外围区域的第一端子接触孔下方的栅极绝缘层刻蚀掉并形成第二端子接触孔,第二端子接触孔位于第一金属端子上;最后剥离掉第一光阻;


S4:首先在步骤S3的基础上沉积第二金属层,涂上第二光阻,把位于沟道保护层上方的第二金属层上的第二光阻和位于像素电极所在区域的金属氧化物材料层上的第二金属层上的第二光阻去除,同时去除第二端子接触孔所在区域外围的第二光阻;然后刻蚀掉位于像素电极所在区域上的第二金属层,第二金属层在外围区域为第二金属端子,第二金属端子通过第二端子接触孔与第一端子金属接触;最后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极,金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层;


S5:在步骤S4的基础上沉积第二保护层,将外围区域的第二金属端子上的第二保护层通过干法蚀刻掉并形成第三端子接触孔,在第三端子接触孔内漏出第二金属端子;


S6:在步骤S5的基础上沉积透明电极层,对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在外围区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。


本发明又提供一种阵列基板,其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极、位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、沟道保护层、位于沟道保护层上的第二保护层以及位于第二保护层上的公共电极,其中TFT开关包括与栅极线连接的栅极、与数据线连接的源极、漏极、均与源极和漏极接触且位于栅极上方的金属氧化物半导体层,像素电极与金属氧化物半导体层位于同层且由金属氧化物半导体材料经过离子注入形成的,沟道保护层位于金属氧化物半导体层的上方,源极和漏极分别位于沟道保护层的两侧。


本发明精简了金属氧化物阵列基板的制造步骤,提供高迁移率金属氧化物半导体TFT器件,同时解决了金属氧化(尤其是源极和漏极的氧化问题)的问题,提升产品品质;本发明在金属氧化物半导体层分别直接与源极和漏极接触,较有沟道保护层的其它设计接触面积大,接触阻抗较低。




附图说明


图1为现有阵列基板的像素区域的示意图;


图2为图1所示阵列基板的外围区域的示意图;


图3为本发明阵列基板制造方法的第一实施例的步骤之一的结构示意图;


图4和图5为本发明阵列基板制造方法的第一实施例的步骤之二的结构示意图;


图6和图7为本发明阵列基板制造方法的第一实施例的步骤之三的结构示意图;


图8和图9为本发明阵列基板制造方法的第一实施例的步骤之四的结构示意图;


图10和图11为本发明阵列基板制造方法的第一实施例的步骤之五的结构示意图;


图12和图13为本发明阵列基板制造方法的第一实施例的步骤之六的结构示意图;


图14为本发明阵列基板制造方法的第二实施例的步骤之一的结构示意图;


图15和图16为本发明阵列基板制造方法的第二实施例的步骤之二的结构示意图;


图17和图18为本发明阵列基板制造方法的第二实施例的步骤之三的结构示意图;


图19和图20为本发明阵列基板制造方法的第二实施例的步骤之四的结构示意图;


图21为本发明阵列基板制造方法的第二实施例的步骤之五的结构示意图;


图22为本发明阵列基板制造方法的第二实施例的步骤之六的结构示意图。


具体实施方式


为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。


为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。


本发明揭示一种阵列基板的制造方法,阵列基板的制造方法采用6道光罩的制造方法,分别为:形成第一金属层(第1道光罩)、形成半导体沟道和像素电极层(第2道光罩)、形成第一保护层(第3道光罩)、形成源极和漏极(第4道光罩)、形成第二保护层(第5道光罩)以及透明电极层(第6到光罩)。阵列基板的制造方法以金属氧化物薄膜晶体管制备工艺为基础通过将位于底部的栅极和金属氧化物导体工艺相结合,实现制造工艺精简化,降低生产成本同时提升产品品质。


采用本发明阵列基板的制造方法形成的阵列基板,其最大特点:将金属氧化物用作像素电极,实现工艺简化;并在沉积第二金属层之前完成第一保护层的制作,有效规避金属氧化物上层第二层金属铜被氧化或者受损的问题,实现一种高迁移率金属氧化物半导体薄膜晶体管精简制备工艺。

金鼎工业资源网-版权所有
成都运营中心
Tel:028-87023516   Mob(+86) 18980857561 /18190762281
中国 成都 高新区创业路18号
电邮:853136199@qq.com