金鼎工业资源网
您现在的位置:金鼎工业资源网>> 数据中心 H类电学电器>>正文内容

CN201310331526.3 一种基于SOPC的光伏并网装置

技术领域

本发明属于太阳能光伏发电技术领域,涉及一种基于SOPC的光伏并网装置。

背景技术

太阳能清洁、环保、取之不尽、用之不竭,是未来能源发展的重要方向。为了更好、更 方便、更有效的利用太阳能,需要将太阳能发出的电能并入共用电网,产生了光伏并网装置。 迄今为止,为了实现光伏发电电能的并网,经常选用的解决方案是采用专用的ASIC、单片 机及数字信号处理器DSP等。

现有技术大多存在如下缺陷:系统响应速度慢、跟踪精度低、动态特性差、不能或不易 实现在系统编程、系统工作稳定性及抗干扰能力差,系统工作效率低、体大笨重。

发明内容

为了解决现有光伏并网装置系统响应速度慢、跟踪精度低、动态特性差、不能或不易实 现在系统编程、系统工作稳定性及抗干扰能力差,系统工作效率低、体大笨重的问题,本发 明提供了一种基于SOPC的光伏并网装置。其技术方案如下:

一种基于SOPC的光伏并网装置,主要由主电路、霍尔传感器、信号调理电路、模数 转换器、检测电路、FPGA控制模块、驱动电路构成:

所述主电路的核心为一全桥逆变器,主要完成将光伏阵列输出的宽范围直流电逆变 为正弦交流电实现与电网的联接;

所述霍尔传感器用于采集光伏阵列输出的直流电压及直流侧参考指令电压、逆变器 输出的交流电流、电网电压等并送入信号调理电路进行处理;

所述信号调理电路主要完成对采样信号的调理;

所述模数转换器实现将采集并经调理的模拟信号转换为数字信号送入FPGA控制模 块;

所述检测电路用于捕捉电网电压信号的过零点,并经锁相环电路确保逆变器输出电 流与其跟踪电网电相位同步;

所述FPGA控制模块是整个装置控制中心,完成如下的控制工作:

外部A/D转换器时序的控制及转换数据的存储,确保A/D转换器按照一定的工作时 序对外部模拟信号进行转换;

全数字锁相环控制工作,确保光伏并网系统所输出的电流与电网电压始终保持同频 率同相位;

产生用于构建并网的电流波形或用于构建孤岛效应保护所需的主动移频检测方法的 电流波形;

产生带死区时间的PWM信号,确保外部全桥电路能够有序的进行工作,且不会发生 上下桥臂直通短路现象;

完成控制算法的实现,确保整个系统在既定控制策略下有序工作;

完成整个系统各模块的时钟分配工作,控制基于NiosII嵌入式软核处理器的SOPC 系统,确保系统各分模块都在时钟的控制下有序地工作;

所述驱动电路用于接收FPGA中PWM信号发生单元的输出,控制主电路逆变器中功率 MOSFET的导通和关断。

进一步优选,所述光伏并网装置采用全桥逆变电路作为系统能量转换与控制核心, 并采用一种带电网电压前馈控制的直接电流PI控制策略,设有基于FPGA实现的全数字 锁相环控制电路。

进一步优选,所述光伏并网装置的FPGA控制模块采用VHDL语言编程,在FPGA芯片 中完成如下的工作:

外部A/D转换器时序的控制及转换数据的存储,确保A/D转换器按照一定的工作时 序对外部模拟信号进行转换;

全数字锁相环控制工作,确保光伏并网系统所输出的电流与电网电压始终保持同频 率同相位;

产生用于构建并网的电流波形或用于构建孤岛效应保护所需的主动移频检测方法的 电流波形;

完成带死区时间的PWM信号发生器工作,确保外部全桥电路能够有序的进行工作, 且不会发生上下桥臂直通短路现象;

完成控制算法的实现,确保整个系统在既定控制策略下有序工作;

完成整个系统各模块的时钟分配工作,控制基于NiosII嵌入式软核处理器的SOPC 系统,确保系统各分模块都在时钟的控制下有序地工作。

进一步优选,所述光伏并网装置在FPGA中实现了ADPLL、AD控制存储、改进型AFD、 PWM电路模块,构建基于SOPC的光伏并网系统IP硬核;构建完成系统的Nios II嵌入 式软核处理器系统,并在NiosII开发环境中设计并调试完成了主程序和中断程序以及 相应控制及驱动程序来协调控制系统各模块。

与现有技术相比,本发明的有益效果:本发明通过对现有光伏并网装置进行结构上的改 进,有效解决了现有光伏并网装置系统响应速度慢、跟踪精度低、动态特性差、不能或不易 实现在系统编程、系统工作稳定性及抗干扰能力差,系统工作效率低、体大笨重的问题。

附图说明

图1为本发明基于SOPC的光伏并网装置的结构示意图。

具体实施方式

下面结合附图和实施例进一步说明本发明的技术方案。

参照图1,一种基于SOPC的光伏并网装置,主要由主电路1、霍尔传感器2、信号 调理电路3、模数转换器4、检测电路5、FPGA控制模块6、驱动电路7构成:

所述主电路1的核心为一全桥逆变器,主要完成将光伏阵列输出的宽范围直流电逆 变为正弦交流电,实现与电网的联接,即并网;

所述霍尔传感器2用于采集光伏阵列输出的直流电压及直流侧参考指令电压、逆变 器输出的交流电流、电网电压等并送入信号调理电路进行处理;

所述信号调理电路3主要完成对采样信号的调理,即放大、滤波等的处理;

所述模数转换器4实现将采集并经调理的模拟信号转换为数字信号送入FPGA控制模 块;

所述检测电路5用于捕捉电网电压信号的过零点,并经锁相环电路确保逆变器输出 电流与其跟踪电网电压相位同步;

所述FPGA控制模块6是整个装置的控制中心,完成如下的控制工作:

完成外部A/D转换器时序的控制及转换数据的存储,确保A/D转换器按照一定的工 作时序对外部模拟信号进行转换;

完成全数字锁相环控制工作,确保光伏并网系统所输出的电流与电网电压始终保持 同频率同相位;

产生用于构建并网电流的波形或用于构建孤岛效应保护所需的主动移频检测方法的 电流波形;

完成带死区时间的PWM信号发生器工作,确保外部全桥电路能够有序的进行工作, 且不会发生上下桥臂直通短路现象;

完成控制算法的实现,确保整个系统在既定控制策略下有序工作;

完成整个系统各模块的时钟分配工作,控制基于NiosII嵌入式软核处理器的SOPC 系统,确保系统各分模块都在时钟的控制下有序地工作;

所述驱动电路7用于接收FPGA中PWM信号发生单元的输出,控制主电路逆变器中功 率MOSFET的导通和关断。

进一步优选,所述光伏并网装置采用全桥逆变电路作为系统能量转换与控制核心, 并采用一种带电网电压前馈控制的直接电流PI控制策略,消除了电网电压扰动对并网电 流质量的影响,提高了系统的跟踪精度,为保证逆变器输出电流能同步跟踪电网电压, 设计了基于FPGA实现的全数字锁相环控制电路,提高了系统的抗干扰能力。

进一步优选,所述光伏并网装置的FPGA控制模块采用VHDL语言编程,在FPGA芯片 中完成如下的工作:

完成外部A/D转换器时序的控制及转换数据的存储,确保A/D转换器按照一定的工 作时序对外部模拟信号进行转换;

完成全数字锁相环控制工作,确保光伏并网系统所输出的电流与电网电压始终保持 同频率同相位;

完成波形发生器工作,产生用于构建并网的电流波形或用于构建孤岛效应保护所需 的主动移频检测方法的电流波形;

完成带死区时间的PWM信号发生器工作,确保外部全桥电路能够有序的进行工作, 且不会发生上下桥臂直通短路现象;

完成控制算法的实现,确保整个系统在既定控制策略下有序工作;

完成整个系统各模块的时钟分配工作,控制基于NiosII嵌入式软核处理器的SOPC 系统,确保系统各分模块都在时钟的控制下有序地工作。

进一步优选,所述光伏并网装置在FPGA中实现了ADPLL、AD控制存储、改进型AFD、 PWM电路模块,构建基于SOPC的光伏并网系统IP硬核;构建完成系统的Nios II嵌入 式软核处理器系统,并在Nios II开发环境中设计并调试完成了主程序和中断程序以及 相应控制及驱动程序来协调控制系统各模块,通过系统软硬件协同工作,高效可靠的实 现了预期的控制目标。

在主电路中,光伏阵列输出的宽范围直流电经直流侧电容滤波和稳压后,送入全桥逆变 器的输入端,将其变换为交流电后由逆变桥输出,再经滤波电感L与电网相连,同时也与各 组成模块间物理连接。

在控制电路中,一方面,系统采用霍尔传感器分别对逆变器输出电流iL、电网两端电压 Ug、直流侧电容两端电压Udc以及直流侧参考指令电压Udc*这四路信号进行采样,采样后所 得的信号经过信号调理电路进行放大、滤波后送入模数转换器A/D的模拟信号输入端,模 数转换器A/D在FPGA的工作时序控制下进行转换,最终将转换后的数字信号送入FPGA 进行存储及处理,而FPGA经过一系列的处理后输出两路PWM信号送入驱动电路产生驱动 全桥逆变的四路PWM信号,完成对主电路的控制。另一方面,经信号调理电路处理后的电 网电压Ug经过过零检测电路捕捉电网电压过零点,并送入FPGA中的ADPLL模块处理后 可获得电网电压相角θ,用所得相角θ来查找正弦波表,所得结果与直流电压环PI控制器的 输出相乘后共同作为内环电流环的指令电流,从而保证了逆变器输出电流始终能同步跟踪电 网电压的变化。其中,网侧并联RLC电路主要用于模拟系统孤岛运行时的本地负载。

以上所述,仅为本发明最佳实施方式,任何熟悉本技术领域的技术人员在本发明披露的 技术范围内,可显而易见地得到的技术方案的简单变化或等效替换均落入本发明的保护范围 内。

金鼎工业资源网-版权所有
成都运营中心
Tel:028-87023516   Mob(+86) 18980857561 /18190762281
中国 成都 高新区创业路18号
电邮:853136199@qq.com